ORDRE DES INGÉNIEURS DU QUÉBEC

SESSION DE NOVEMBRE 2019

Toute documentation permise
Calculatrices : modèles autorisés seulement
Durée de l'examen : 3 heures

14-IF-A2 Conception de systèmes numériques

1) On considère un circuit avec quatre entrées A, B, C et D et trois sorties X, Y et Z. La sortie représente le nombre de 1 parmi les entrées. Ce nombre peut prendre les valeurs de 000 (aucune entrée à 1) à 100 (4 entrées à 1). Z est le bit de poids faible de la valeur du nombre d'entrées à 1 (X est le bit de poids fort).
   a) Quelle est la nature de ce circuit et pourquoi? (Combinatoire ou séquentiel) **(5 points)**
   b) Donner la table de vérité pour ce circuit **(5 points)**
   c) Tracer les tables de Karnaugh (K-maps) des sorties X, Y et Z **(15 points)**
   d) Donner le circuit de chacune des sorties réalisées avec des portes NAND **(15 points)**

2) On considère un circuit <u>synchrone</u> ayant une sortie S et une entrée E dont voici le diagramme d'états :



   a) Énoncer en une phrase ce que fait ce circuit **(5 points)**
   b) Donner la table de transition de la machine à états représentant ce circuit **(10 points)**

c) Que va-t-il se passer si l'on présente la séquence suivante à ce circuit : 0110101101? Est-ce le comportement qui serait normalement attendu compte tenu de la fonction de ce circuit énoncée à la question a)? **(5 points)**

d) Proposer une mise en œuvre de ce circuit en utilisant des bascules type D **(10 points)**

3) Expliquer les différences en donnant des exemples concrets entre les opérations d'entrées-sorties initiées par le processeur et celles initiées par le monde extérieur. Quelle solution existe au niveau des processeurs pour répondre efficacement aux requêtes d'entrées-sorties initiées à l'externe du système? Quelles sont les deux grandes classes d'applications en émergence où ce type de requête est fondamental? **(10 points)**

4) Schématiser le diagramme du cheminement des données d'un processeur simple avec un accumulateur A, un registre d'index X et quatre types d'instructions :

   i) Les instructions opérant toujours sur une donnée en mémoire et l'accumulateur avec le résultat placé dans l'accumulateur (de type A op M -> A)

   ii) Les instructions de sauvegarde en mémoire (de type A -> M)

   iii) Les instructions sans référence à la mémoire (A op -> A)

   iv) Les instructions de manipulation du registre d'index à partir de l'accumulateur (A op X -> X)

   L'adresse de la référence mémoire est toujours placée dans le registre d'index X qui peut optionnellement être pré-décrémenté ou post-incrémenté. Le processeur comporte les structures standards pour la lecture en séquence des instructions et leur décodage. **(20 points)**